PLDA宣佈PCIe 5.0的尖端5nm製程節點在設計上獲得重大勝利

PLDA的PCIe 5.0控制器IP因其世界級設計特性、可靠性和支援而被選中

加州聖荷西--(美國商業資訊)--PCI Express® IP和互連解決方案的業界領導者PLDA今天宣佈，PCIe 5.0的尖端5nm製程節點在設計上獲得重大勝利。PLDA的PCIe 5.0控制器IP被選中不僅是因為其堅實的設計和與流行的PCIe PHY無與倫比的相容性，而且還因為PLDA的一流技術支援、易於客製化和PLDA的整合專長。

PCIe 5.0技術正在被快速採用，這受益於資料中心對更多頻寬的需求不斷成長。PLDA經矽驗證的PCIe IP提供無風險的介面解決方案，讓客戶高枕無憂，而且提供上市時間方面的重大優勢。此外，PLDA及其專家型架構師和工程師團隊抽出額外時間主動瞭解客戶用例和要求，幫助選擇架構，提出設計最佳化建議，並在關鍵的實作細節上提供協助。

PLDA從競爭對手中脫穎而出是因為我們提供無與倫比的優勢，包括：

• 預先證明和預先驗證的矽IP
• 協助IP整合
• 高度可配置IP，可透過直覺式GUI輕鬆修改以符合精確的設計要求
• 技術精湛的工程師團隊隨時準備根據特定要求進一步量身打造IP，並提供IP客製化以外的設計專長
• 廣泛的PHY整合專長，以及來自多個供應商和廣泛製程節點的大量預先整合、預先驗證PHY IP選擇
• 擁有一支驗證專家團隊
• 提供從RTL簽核到流片及其他階段的指引和支援

關於PLDA PCIe 5.0 IP：PLDA的PCIe 5.0控制器IP可與原生PCIe介面或AMBA AXI互連一起使用。IP的特性包括：

• 可配置和可擴充的PCIe控制器軟IP，專為ASIC和FPGA實作而設計
• 設計符合PCI Express 5.0、4.0和3.1/3.0規格以及PCI Express (PIPE)的5.x版PHY介面規格
• 可配置為支援端點、根埠、交換機埠和雙模拓撲，支援各種使用模型

PLDA執行長Arnaud Schleich表示：「我們很自豪能夠與尖端客戶合作，協助他們在當今最先進節點的SoC中部署最新的PCIe技術。」Schleich補充道：「我們悠久的晶片一次成功率歷史對於新科技的早期採用者而言是是一項重要優勢。」

更多資訊：
您可以按如下方式瞭解有關PLDA PCIe 5.0 IP的更多資訊：

• 造訪PLDA的產品頁面：支援原生使用者介面的PCIe 5.0 IP或支援AXI互聯的PCIe 5.0
• 在2019年8月6日至8日在聖塔克拉拉會議中心舉行的快閃記憶體高峰會(Flash Memory Summit)上參觀PLDA的攤位，攤位號碼是#826。如欲報名參加快閃記憶體高峰會，請造訪https://flashmemorysummit.com

關於PLDA
PLDA是半導體智慧財產權(SIP)的開發者和授權人，專注於支援數千兆速率（2.5G、 5G、8G、16G、25G、32G、56G、112G）的高速互連介面和PCI Express、CCIX、CXL及Gen-Z等協議的開發。PLDA現已發展為該領域的領導者，在62個國家擁有超過3200個客戶和6400項許可證。PLDA是全球性的科技公司，在矽谷、法國、保加利亞、臺灣和中國大陸均設有辦事處。敬請線上造訪PLDA：www.plda.com。

原文版本可在businesswire.com上查閱：https://www.businesswire.com/news/home/20190731005419/en/

免責聲明：本公告之原文版本乃官方授權版本。譯文僅供方便瞭解之用，煩請參照原文，原文版本乃唯一具法律效力之版本。

聯絡方式：

PLDA
Romain Tourneau，行銷經理，+33 4 28 38 04 66，rtourneau@plda.com